SD2068

產(chǎn)品特點(diǎn)
技術(shù)文檔

總線	晶振	VBAT腳	精度	INT輸出	SRAM	管腳可兼容	? 封裝形式??
IIC	外置	√	外配	√	12字節(jié)	1208/1307	SOP8/TSSOP8

實(shí)時(shí)時(shí)鐘IC SD2068

內(nèi)置IIC總線接口、12字節(jié)SRAM、數(shù)字精度補(bǔ)償寄存器

概述：

SD2068是一種具有標(biāo)準(zhǔn)IIC接口的實(shí)時(shí)時(shí)鐘芯片,CPU可使用該接口通過5位地址尋址來讀寫片內(nèi)32字節(jié)寄存器的數(shù)據(jù)(包括時(shí)間寄存器、報(bào)警寄存器、控制寄存器、通用SRAM寄存器)。SD2068內(nèi)置單路定時(shí)/報(bào)警中斷輸出,報(bào)警中斷時(shí)間最長可設(shè)至100年。 SD2068內(nèi)置時(shí)鐘精度數(shù)字調(diào)整功能，可以在很寬的范圍內(nèi)校正時(shí)鐘的偏差(-189ppm～+189ppm,分辨力為3.05ppm)，并通過外置的溫度傳感器可設(shè)定適應(yīng)溫度變化的調(diào)整值，實(shí)現(xiàn)在寬溫范圍內(nèi)高精度的計(jì)時(shí)功能。該芯片可滿足對實(shí)時(shí)時(shí)鐘芯片的各種需要，為工業(yè)級產(chǎn)品，是在選用實(shí)時(shí)時(shí)鐘IC時(shí)的理想選擇。

sd2068photo

主要性能特點(diǎn)：

>低功耗： 1.0μA 典型值(VBAT =3.0V，Ta=25℃）。

>工作電壓：1.8～5.5V，工作溫度：-40℃～+85℃。

>標(biāo)準(zhǔn)IIC總線接口方式,最高速度400KHZ(4.5V～5.5V)。

>年、月、日、星期、時(shí)、分、秒的BCD碼輸入/輸出,并可通過獨(dú)立的地址訪問各時(shí)間寄存器。

>閏年自動調(diào)整功能(從2000年～2099年)。

>可選擇12/24小時(shí)制式.

>內(nèi)置年、月、日、星期、時(shí)、分、秒共7字節(jié)的報(bào)警數(shù)據(jù)寄存器及1字節(jié)的報(bào)警允許寄存器。

>內(nèi)置12字節(jié)通用SRAM寄存器可用于存儲用戶的一般數(shù)據(jù)。

>三種中斷均可選擇從INT腳輸出,并具有兩個(gè)中斷標(biāo)志位.

>可設(shè)定并自動重置的單路報(bào)警中斷功能（時(shí)間范圍最長設(shè)至100年）,年、月、日、星期、時(shí)、分、秒報(bào)警共有96種組合方式，并有單事件報(bào)警和周期性報(bào)警兩種中斷輸出模式.

>周期性頻率中斷輸出:從32768Hz～1/16Hz……1秒共十五種方波脈沖.

>自動重置的8位倒計(jì)時(shí)定時(shí)器,可選的4種時(shí)鐘源（4096HZ、64HZ、1HZ、1/60HZ）。

>內(nèi)置時(shí)鐘精度數(shù)字調(diào)整功能，可通過程序來調(diào)整走時(shí)的快慢。用戶采用外置的溫度傳感器，設(shè)定適應(yīng)溫度變化的調(diào)整值，可實(shí)現(xiàn)在寬溫范圍內(nèi)

高精度的計(jì)時(shí)功能。

>具有一個(gè)后備電池輸入腳VBAT ，芯片依據(jù)不同的電壓自動從VDD切換到VBAT或從VBAT切換到VDD。

>在VBAT模式下，芯片具有中斷輸出允許或禁止的功能,可滿足在備用電池供電時(shí)輸出中斷的需要。

>內(nèi)置IIC總線0.5秒自動復(fù)位功能(從Start命令開始計(jì)時(shí)),保證時(shí)鐘數(shù)據(jù)的有效性及可靠性,避免IIC總線掛死問題。

>內(nèi)置三個(gè)時(shí)鐘數(shù)據(jù)寫保護(hù)位, 避免對數(shù)據(jù)的誤寫操作，可更好地保護(hù)時(shí)鐘數(shù)據(jù)。

>內(nèi)置VBAT模式IIC總線通信禁止功能，從而避免在電池供電時(shí)CPU對時(shí)鐘操作所消耗的電池電量，也可避免在主電源上、下電的過程中因CPU

的I/O端口所輸出的不受控的雜波信號對時(shí)鐘芯片的誤寫操作，進(jìn)一步提高時(shí)鐘芯片的可靠性。

>內(nèi)置上電復(fù)位電路及指示位。

>內(nèi)置電源穩(wěn)壓,內(nèi)部計(jì)時(shí)電壓可低至1.5V。

>芯片管腳抗靜電(ESD)>4KV。

>芯片在興威帆的評估板上可通過4KV的群脈沖(EFT)干擾。

>CMOS 工藝

>封裝形式:SOP8/TSSOP8。

管腳設(shè)置:

SD2068TOPMARK

管腳說明:

管腳	名稱	功能	特征
1	OSCIN	晶振的輸入	0~1.5V輸入
2	OSCOUT	晶振的輸出	0~1.5V輸出
3	VBAT	備用電源(電池)輸入腳.當(dāng)VDD電源失效時(shí)VBAT為IC提供電源.（VBAT與電池之間的接法請參考芯片數(shù)據(jù)手冊中的“應(yīng)用參考電路”章節(jié)）	1.5V～5.5V,不用時(shí)應(yīng)將其接GND.
4	GND	負(fù)電源（GND）
5	SDA	串行數(shù)據(jù)輸入/輸出腳，此管腳通常用一電阻上拉至VDD，并與其它漏極開路或集電器開路輸出的器件通過線與方式連接.	N溝道開路輸出, CMOS輸入;當(dāng)VBAT引腳的后備電源被激活時(shí),該引腳被禁止.
6	SCL	串行時(shí)鐘輸入腳，由于在SCL上升/下降沿處理信號，要特別注意SCL信號的上升/下降升降時(shí)間，應(yīng)嚴(yán)格遵守說明書。	CMOS輸入. 當(dāng)VBAT引腳的后備電源被激活時(shí),該引腳被禁止.
7	INT	報(bào)警中斷輸出腳，根據(jù)控制寄存器來設(shè)置其工作的模式，它可通過重寫控制寄存器來禁止.	N-溝道開路輸出
8	VDD	正電源	1.8V~5.5V