實時時鐘IC  SD2068 

內(nèi)置IIC總線接口、12字節(jié)SRAM、數(shù)字精度補償寄存器

概述：

   SD2068是一種具有標(biāo)準(zhǔn)IIC接口的實時時鐘芯片,CPU可使用該接口通過5位地址尋址來讀寫片內(nèi)32字節(jié)寄存器的數(shù)據(jù)(包括時間寄存器、報警寄存器、控制寄存器、通用SRAM寄存器)。SD2068內(nèi)置單路定時/報警中斷輸出,報警中斷時間最長可設(shè)至100年。 SD2068內(nèi)置時鐘精度數(shù)字調(diào)整功能，可以在很寬的范圍內(nèi)校正時鐘的偏差(-189ppm～+189ppm,分辨力為3.05ppm)，并通過外置的溫度傳感器可設(shè)定適應(yīng)溫度變化的調(diào)整值，實現(xiàn)在寬溫范圍內(nèi)高精度的計時功能。該芯片可滿足對實時時鐘芯片的各種需要，為工業(yè)級產(chǎn)品，是在選用實時時鐘IC時的理想選擇。

主要性能特點：       

      >低功耗： 1.0μA 典型值(VBAT =3.0V，Ta=25℃）。   

      >工作電壓：1.8～5.5V，工作溫度：-40℃～+85℃。 

      >標(biāo)準(zhǔn)IIC總線接口方式,最高速度400KHZ(4.5V～5.5V)。

      >年、月、日、星期、時、分、秒的BCD碼輸入/輸出,并可通過獨立的地址訪問各時間寄存器。

      >閏年自動調(diào)整功能(從2000年～2099年)。

      >可選擇12/24小時制式.

      >內(nèi)置年、月、日、星期、時、分、秒共7字節(jié)的報警數(shù)據(jù)寄存器及1字節(jié)的報警允許寄存器。

      >內(nèi)置12字節(jié)通用SRAM寄存器可用于存儲用戶的一般數(shù)據(jù)。

      >三種中斷均可選擇從INT腳輸出,并具有兩個中斷標(biāo)志位.

      >可設(shè)定并自動重置的單路報警中斷功能（時間范圍最長設(shè)至100年）,年、月、日、星期、時、分、秒報警共有96種組合方式，并有單事件報警            和周期性報警兩種中斷輸出模式.

      >周期性頻率中斷輸出:從32768Hz～1/16Hz……1秒共十五種方波脈沖. 

      >自動重置的8位倒計時定時器,可選的4種時鐘源（4096HZ、64HZ、1HZ、1/60HZ）。

      >內(nèi)置時鐘精度數(shù)字調(diào)整功能，可通過程序來調(diào)整走時的快慢。用戶采用外置的溫度傳感器，設(shè)定適應(yīng)溫度變化的調(diào)整值，可實現(xiàn)在寬溫范圍內(nèi)

        高精度的計時功能。 

      >具有一個后備電池輸入腳VBAT ，芯片依據(jù)不同的電壓自動從VDD切換到VBAT或從VBAT切換到VDD。

      >在VBAT模式下，芯片具有中斷輸出允許或禁止的功能,可滿足在備用電池供電時輸出中斷的需要。

      >內(nèi)置IIC總線0.5秒自動復(fù)位功能(從Start命令開始計時),保證時鐘數(shù)據(jù)的有效性及可靠性,避免IIC總線掛死問題。

      >內(nèi)置三個時鐘數(shù)據(jù)寫保護(hù)位, 避免對數(shù)據(jù)的誤寫操作，可更好地保護(hù)時鐘數(shù)據(jù)。

      >內(nèi)置VBAT模式IIC總線通信禁止功能，從而避免在電池供電時CPU對時鐘操作所消耗的電池電量，也可避免在主電源上、下電的過程中因CPU

        的I/O端口所輸出的不受控的雜波信號對時鐘芯片的誤寫操作，進(jìn)一步提高時鐘芯片的可靠性。

      >內(nèi)置上電復(fù)位電路及指示位。

      >內(nèi)置電源穩(wěn)壓,內(nèi)部計時電壓可低至1.5V。 

      >芯片管腳抗靜電(ESD)>4KV。

      >芯片在興威帆的評估板上可通過4KV的群脈沖(EFT)干擾。

      >CMOS 工藝

      >封裝形式:SOP8/TSSOP8。

管腳設(shè)置:  

管腳說明:

原理框圖:

SD2069產(chǎn)品手冊下載