總線 | 晶振 | VBAT腳 | 精度 | 32K輸出 | INT輸出 | SRAM | 管腳可兼容 | ? 封裝形式?? | IIC | 內(nèi)置 | √ | A檔:<±10ppmB檔:<±30ppm(*1) | √ | √ | 12字節(jié) | SD3078 | SOP8(208mil) |
---|
內(nèi)置晶振、超小封裝、可以數(shù)字補償?shù)母呔葧r鐘IC-SD2077/2078/2010
SD2010管腳兼容8010-實時時鐘芯片的新選擇!
概述:
SD2078是一種具有標(biāo)準(zhǔn)IIC接口的實時時鐘芯片,CPU可使用該接口通過5位地址尋址來讀寫片內(nèi)32字節(jié)寄存器的數(shù)據(jù)(包括時間寄存器、報警寄存器、控制寄存器、通用SRAM寄存器)。SD2078內(nèi)置晶振,用戶可以不用顧慮因外接晶振、諧振電容等所帶來的元件匹配誤差問題和振蕩可靠性問題。SD2078內(nèi)置時鐘精度數(shù)字調(diào)整功能,可以在很寬的范圍內(nèi)校正時鐘的偏差(-189ppm~+189ppm,分辨力為3.05ppm),并通過外置的溫度傳感器可設(shè)定適應(yīng)溫度變化的調(diào)整值,實現(xiàn)在寬溫范圍內(nèi)高精度的計時功能。
主要性能特點:
> 低功耗: 1.2 μA 典型值(VBAT =3.0V,Ta=25℃)。
>工作電壓:1.8 V~5.5V,工作溫度為-40℃~+85℃。
>標(biāo)準(zhǔn)IIC總線接口方式,最高速度400KHZ(4.5V~5.5V)。
>年、月、日、星期、時、分、秒的BCD碼輸入/輸出,并可通過獨立的地址訪問各時間寄存器。
>閏年自動調(diào)整功能(從2000年~2099年)。
>可選擇12/24小時制式.
>內(nèi)置年、月、日、星期、時、分、秒共7字節(jié)的報警數(shù)據(jù)寄存器及1字節(jié)的報警允許寄存器,共有96種組合報警方式,并有單事件報警和周期性 報警兩種中斷輸出模式,報警時間最長可設(shè)至100年。
>周期性頻率中斷輸出:從32768Hz~1/16Hz……1秒共十五種方波脈沖。
>自動重置的8位倒計時定時器,可選的4種時鐘源(4096HZ、64HZ、1HZ、1/60HZ)。
>3種中斷均可選擇從INT腳輸出,并具有3個中斷標(biāo)志位.
>內(nèi)置12字節(jié)通用SRAM寄存器可用于存儲用戶的一般數(shù)據(jù)。
>具有可控的32768HZ方波輸出腳F32K,可以位允許/禁止32K輸出。
>內(nèi)置8bit轉(zhuǎn)換結(jié)果的數(shù)字溫度傳感器,為了節(jié)省電池電量消耗,設(shè)為VDD模式下60S間隔測溫一次,電池模式600S間隔測溫一次。
>內(nèi)置晶振和諧振電容,常溫精度:A檔<±10ppm(常溫日誤差最大0.86秒);B檔<±30ppm;C檔<±50ppm。
>內(nèi)置時鐘精度數(shù)字調(diào)整功能,可通過程序來調(diào)整走時的快慢。用戶采用外置的溫度傳感器,設(shè)定適應(yīng)溫度變化的調(diào)整值,可實現(xiàn)在寬溫范圍內(nèi)高精度的計時功能。
>具有一個后備電池輸入腳VBAT ,芯片依據(jù)不同的電壓自動從VDD切換到VBAT或從VBAT切換到VDD。
>內(nèi)置IIC總線0.5秒自動復(fù)位功能(從Start命令開始計時),該功能可以避免IIC總線掛死問題。
>內(nèi)置三個時鐘數(shù)據(jù)寫保護(hù)位, 避免對數(shù)據(jù)的誤寫操作,可更好地保護(hù)數(shù)據(jù)。
>內(nèi)置上電指示位RTCF,當(dāng)包括電池在內(nèi)的所有電源第一次上電時該位置1?!?/p>
>芯片管腳抗靜電(ESD)>4KV。
>芯片在興威帆的評估板上可通過4KV的群脈沖(EFT)干擾。
>CMOS 工藝
>封裝形式:SOP8(寬度208mil:SD2077/2078;寬度150mil:SD2010)。
管腳設(shè)置:
管腳說明:
名稱 | 功能 | 特征 |
VBAT | 備用電池輸入腳,內(nèi)置穩(wěn)壓及充電電流可選的充電電路。 | 1.5V~5.5V,不用時應(yīng)將其接GND. |
F32K | 32.768KHZ方波信號輸出腳 | N-溝道開路輸出 |
GND | 負(fù)電源(GND) | |
SDA | 串行數(shù)據(jù)輸入/輸出腳,此管腳通常用一電阻上拉至VDD,并與其它漏極開路或集電器開路輸出的器件通過線與方式連接. | N溝道開路輸出;CMOS輸入. |
SCL | 串行時鐘輸入腳,由于在SCL上升/下降沿處理信號,要特別注意SCL信號的上升/下降升降時間,應(yīng)嚴(yán)格遵守說明書。為了減少SCL上升沿時間,MCU與SCL連接的端口可設(shè)為CMOS輸出,不要設(shè)置為開漏輸出。 | CMOS輸入 |
INT | 報警中斷輸出腳,根據(jù)控制寄存器來設(shè)置其工作的模式,它可通過重寫控制寄存器來禁止. | N-溝道開路輸出 |
VDD | 正電源 | 1.8V~5.5V |
銷售服務(wù)專線:0755-82127888
技術(shù)支持專線:0755-82127938
投訴專線:0755-82127989